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Abstract    Rapid increase of the scale of integration requires higher knowledge and well trained 
skills of experienced design engineers. However it is usually difficult for novice engineers to 
perform optimized design of initial and macroscopic placement in floorplanning. This paper 
proposes to apply the soft computing technology mostly fuzzy inference and genetic 
algorithms to automate the floorplanning design which decides a macroscopic placement of 
the top layer of LSI physical implementation. ISPD98 benchmark data is used for 
evaluation. The relation among several parameters of fuzzy inference and genetic 
algorithms and placement cost is discussed. The relation between I/O pins and the cost is 
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2.1 遺伝的アルゴリズムの Coding 
 
遺伝的アルゴリズムにおいて遺伝子と対象問題の対応
を定義する coding を図 2 に示す． 
1 つの配置案を 1 個体とし，X，Y，Rの 3 種類の染色
体(Chromosome)を考える．X, Yは各ブロックの中心座標














































クーリング 3. シミュレーテッドアニーリング 
 
シミュレーテッドアニーリング(Simulated 
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Circuit # Cells # Pads #Modules # Nets #Pins Max%
ibm01 12506 246 12752 14111 50566 6.37
ibm05 28146 1201 29347 28446 126308 0
表 1 ibm01，ibm05Data 
 
4. ISPD98 ベンチマーク 
 
















ンの集合，すなわち I/O バッファブロックを配置し，各 I/O

























































リズムは 200 世代まで実行してコスト関数値は 32929 で
収束し，それ以上の改善は見られなかった．遺伝的アルゴ












































適用した結果を図 11 に示す． 
図 10 のコストは 1387990，図 11 のコストは 1347853
となり，約 2.9%のコストの改善が見られた．このとき処
理時間は CPU 時間で図 10 のほうが 528.36sec であり，
その結果にシミュレーテッドアニーリングを適用した図
11 は 584.84sec で，シミュレーテッドアニーリングの適
用による時間増加は約 10.6%程度となった． 
図 12 は ibm01 と ibm05 のそれぞれのデータを横軸に
遺伝的アルゴリズムの世代数をとり，縦軸にコスト関数の
られた．このとき処理時間は CPU 時間で図 8 のほう
が 536.92sec であり，その結果にシミュレーテッドアニー
リングを適用した図 9 は 569.53sec で，シミュレーテッド






図 5 従来データ(SA 適用前) 
 
図 8 ibm01 試行例(SA 適用前) 
 
図 6 従来データ(SA 適用後) 
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CPU 時間とコストの結果を図 13 に示す．コスト改善にお
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